Dieses besagt im Grunde, dass sich die Zahl der Transistoren beziehungsweise die Leistungsfähigkeit von Prozessoren etwa alle 18 bis 24 Monate verdoppelt. Diese Regel hat inzwischen mit leichten Schwankungen seit vier bis fünf Jahrzehnten Bestand. Die Entwicklung wurde zuletzt wesentlich an der immer weiter fortschreitenden Miniaturisierung der Strukturen auf einem Chip festgemacht.
Immer wieder gab es Spekulationen darüber, wann die Chipentwickler hier an quasi unüberwindbare physikalische Grenzen kommen werden. Das ist in der Theorie spätestens dann der Fall, wenn die Strukturen quasi nur noch die Breite einzelner Atome haben - in der Praxis allerdings doch schon etwas früher. Zwar gibt es vielversprechende Forschungen an noch sehr viel kleineren Designs, als sie heute eingesetzt werden, doch werden diese wohl kaum noch in der Breite zum Einsatz kommen, wie die neueste International Technology Roadmap for Semiconductors (ITRS) besagt.
In der Forschung arbeitet man bereits an 5-Nanometer-Architekturen. Allerdings geht die ITRS jetzt davon aus, dass im Jahr 2021 weitgehend Schluss ist mit der Miniaturisierung in der Massenproduktion. Die fortschrittlichsten Designs werden sich dann bei 10 Nanometern einpendeln, hieß es. Das liegt schlicht daran, dass die Arbeit mit noch kleineren Strukturen eine extreme Herausforderung darstellt und nur bedingt wirtschaftlich ist.
Samsungs Chipproduktion
Neue Verfahren bringen mehr Power
Das könnte man als Ende des Mooreschen Gesetzes deuten. Allerdings nur, wenn man sich auf die Strukturweiten beschränkt - in der Praxis gibt es aber noch viel mehr Faktoren, die hier eine Rolle spielen. Der Bericht geht davon aus, dass die Chiphersteller in einigen Jahren eher auf andere Optionen setzen, um die Leistung ihrer Prozessoren weiter zu steigern.Statt großen Aufwand in die weitere Miniaturisierung zu stecken und hohe Ausschuss-Quoten in Kauf zu nehmen, werden die Entwickler sich demnach verstärkt anderen Möglichkeiten zuwenden, wie beispielsweise einer Steigerung der Packungsdichte, indem die Transistoren nicht mehr flächig ausgestaltet werden, sondern dreidimensionale Strukturen zum Einsatz kommen. Weiterhin dürfte auch hier die bereits von Flash-Chips bekannte Stapelung mehrerer Layer genutzt werden, um die Zahl der Prozessoren auf einer Fläche weiter nach oben zu treiben.
Insofern zeigt die Untersuchung, die alle großen Firmen aus der Halbleiter-Branche abdeckt, vor allem, dass niemand in seiner Planung von IT-Infrastrukturen von der bisherigen Annahme einer vorhersehbaren Leistungssteigerung ausgehen muss. So sind die Planer von Rechenzentren weiterhin in der recht bequemen Position, ohne wachsende Budgets regelmäßig kräftige Leistungssprünge bereitstellen zu können.